« »

Latches

In der Vorlesung wurde die aus NOR-Gattern konstruierte Variante des SR-Latch betrachtet. Sie erinnern sich, gelesen zu haben, dass sich ein äquivalentes Latch aus NAND-Gattern erstellen lässt. Aus ihrer Erinnerung rekonstruieren Sie einen möglichen Schaltplan. Das resultierende SR-NAND-Latch ist in der folgenden Abbildung gezeigt.

a)

Level 3: Anwenden

Simulieren Sie für alle Kombinationen der Set- und Reset-Eingaben (R bzw. S), welchen Wert die Ausgänge Q bzw. /Q annehmen, wenn sie zuvor den Wert $Q_\text{prev} = 1$ speicherten. Beachten Sie, dass sich die endgültigen Werte gegebenenfalls erst nach einiger Zeit einstellen.

Beispiel für $Q_\text{prev} = 0$:

SRQ/Q
0001
0101
1010
1111

Hinweis: Zur Simulation können Sie diese Vorlage für Excalidraw verwenden.

Lösung

Für $Q_\text{prev} = 1$:

SRQ/Q
0010
0101
1010
1111

b)

Level 3: Anwenden

Gleichen Sie die Ergebnisse mit dem auf NOR-Gattern basierenden SR-Latch aus der Vorlesung. War Ihre Erinnerung korrekt, dass beide Latches weitestgehend funktional äquivalent sind?

Lösung

Ergebnis entspricht den Anforderungen an ein einfaches Speicherbauteil:

  • es werden zwei unterscheidbare Zustände gespeichert (Ausgang $Q$)
  • die Set-Eingabe S setzt den Ausgang auf 1
  • die Reset-Eingabe R setzt den Ausgang auf 0
  • liegt weder bei Set noch bei Reset ein Signal an, speichert $Q$ den vorherigen Wert $Q_{prev}$

c)

Level 3: Anwenden

Welche Eingabewerte verursachen Probleme und sollten in der Praxis vermieden werden? Schränkt dies die Funktionalität des Latches ein?

Lösung
  • für S=1 und R=1 gilt: Q = /Q = 1 → logischer Widerspruch
  • dieser Fall wird allerdings nicht für die Speicherfunktionalität benötigt
  • darum Festlegung unsererseits: diese Eingabekombination ist nicht erlaubt

Lernziele

In dieser Aufgabe …

  • wiederholen die Studierenden die Funktionsweise eines NOR-Latches.
  • erschließen sich die Studierenden das NAND-Latch.
  • bewerten die Studierenden die funktionale Äquivalenz von Schaltungen.