Lernziele
In dieser Aufgabe …
- wiederholen die Studierenden die Funktionsweise eines
NOR-Latches. - erschließen sich die Studierenden das
NAND-Latch. - bewerten die Studierenden die funktionale Äquivalenz von Schaltungen.
In der Vorlesung wurde die aus NOR-Gattern konstruierte Variante des SR-Latch betrachtet. Sie erinnern sich, gelesen zu haben, dass sich ein äquivalentes Latch aus NAND-Gattern erstellen lässt. Aus ihrer Erinnerung rekonstruieren Sie einen möglichen Schaltplan. Das resultierende SR-NAND-Latch ist in der folgenden Abbildung gezeigt.

Level 3: Anwenden
Simulieren Sie für alle Kombinationen der Set- und Reset-Eingaben (R bzw. S), welchen Wert die Ausgänge Q bzw. /Q annehmen, wenn sie zuvor den Wert $Q_\text{prev} = 1$ speicherten. Beachten Sie, dass sich die endgültigen Werte gegebenenfalls erst nach einiger Zeit einstellen.
Beispiel für $Q_\text{prev} = 0$:
S | R | Q | /Q |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 |
Hinweis: Zur Simulation können Sie diese Vorlage für Excalidraw verwenden.
Für $Q_\text{prev} = 1$:
S | R | Q | /Q |
|---|---|---|---|
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 |
Level 3: Anwenden
Gleichen Sie die Ergebnisse mit dem auf NOR-Gattern basierenden SR-Latch aus der Vorlesung. War Ihre Erinnerung korrekt, dass beide Latches weitestgehend funktional äquivalent sind?
Ergebnis entspricht den Anforderungen an ein einfaches Speicherbauteil:
S setzt den Ausgang auf 1R setzt den Ausgang auf 0Level 3: Anwenden
Welche Eingabewerte verursachen Probleme und sollten in der Praxis vermieden werden? Schränkt dies die Funktionalität des Latches ein?
In dieser Aufgabe …
NOR-Latches.NAND-Latch.